Family list

3 application(s) for: JP6013820

Sorting criteria: Priority Date Inventor Applicant Ecla

1 Enhancement-depletion mode cascode current mirror.

 Inventor:
 ARCHER DONALD M [US]
 Applicant:
 NAT SEMICONDUCTOR CORP [US]

 EC:
 G05F3/26A; H01L27/088D
 IPC:
 G05F3/26; H01L27/088; H03F3/343; (+5)

Priority Date: 1992-03-18

Priority Date: 1992-03-18

Publication EP0561469 (A2) - 1993-09-22

info: EP0561469 (A3) - 1993-10-06
ENHANCEMENT/DEPLETION MODE CASCODE CURRENT

2 ENHANCEMENT/DEPLETION MODE CASCODE CURRENT MIRROR

Publication JP6013820 (A) - 1994-01-21 info;

3 Enhancement-depletion mode cascode current mirror

Inventor: ARCHER DONALD M [US] Applicant: NAT SEMICONDUCTOR CORP [US] Ec: G05F3/26A; H01L27/088D IPC: G05F3/26; H01L27/088: H03F3/343; (+5)

Publication US5311115 (A) - 1994-05-10 Priority Date: 1992-03-18 info:

Data supplied from the espacenet database — Worldwide

ENHANCEMENT/DEPLETION MODE CASCODE CURRENT MIRROR

Also published as: Publication number: JP6013820 (A)

Publication date: 1994-01-21 R EP0561469 (A2) Inventor(s): DONARUDO EMU AACHIYAA + 风 EP0561469 (A3)

Applicant(s): NAT SEMICONDUCTOR CORP + DIS5311115 (A) Classification:

- international: G05F3/26; H01L27/088; H03F3/343; H03F3/345; G05F3/08; H01L27/085: H03F3/343: (IPC1-7): H03F3/343: G05F3/26:

H03F3/345


- European:

G05F3/26A; H01L27/088D Application number: JP19930057240 19930317 Priority number(s): US19920853523 19920318

Abstract of JP 6013820 (A)

obtained.

PURPOSE: To improve efficiency by providing plural enhancement MOS transistors and depletion mode MOS transistors and connecting their each source, gate and drain in a prescribed manner. CONSTITUTION: This current mirror is composed of the enhancement mode MOS transistors(Tr) M1 and M2, and the depletion mode MOS Tr M3 and M4. The source of the Tr M1 and the source of the Tr M2 are connected to a common source, and the drain of the Tr M1 is connected to the source of the Tr M3 as well as the drain of the Tr M2 is connected to the source of the Tr M4. The gate of the Tr M1 is connected to the gate of the Tr M2, and the gate of the Tr M3 is connected to the gate of the Tr M4. Then, the gate of the Tr M3 is connected also to the drain, so that the Tr M3 operates between the draingate of the Tr M1 and holding the drains of the Tr M1 and M2 to the similar voltage, and generates an output current I0 passing the Trs M2 and M4. Thus, this current mirror has high output impedance and low saturation voltage, and an efficient circuit is



Data supplied from the espacenet database — Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平6-13820

(43)公開日 平成6年(1994)1月21日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
H 0 3 F	3/343	Α	8124-5 J		
G 0 5 F	3/26		4237-5H		
H 0 3 F	3/345	В	8124-5 J		

審査請求 未請求 請求項の数18(全 11 頁)


(21)出顯番号	特順平5-57240	(71)出願人 591013469	
		ナショナル セミコンダクタ コーボレ	1
(22)出顧日	平成5年(1993)3月17日	ション	
		NATIONAL SEMICONDU	C
(31)優先権主張番号	8 5 3 5 2 3	TOR CORPORATION	
(32)優先日	1992年3月18日	アメリカ合衆国,カリフォルニア 9505	2,
(33)優先権主張国	米国(US)	サンタ クララ, セミコンダクタ ドラ	1
		ブ 2900	
		(72)発明者 ドナルド・エム・アーチャー	
		アメリカ合衆国カリフォルニア州94087)
		ニーヴェイル,ナンバー・2,ホープ・	-
		₹ 3 · 521	_
		(74)代理人 弁理士 古谷 馨 (外2名)	

(54) 【発明の名称 】 エンハンスメント/デブリーション・モード・カスコード電流ミラー

(57) 【要約】

【目的】 高出力インピーダンス及び低飽和電圧を有し、プロ セスの変動及び動作温度の変化による影響を受けることの ない高効率電流源回路を提供すること

【構成】 シのペカト門をおうが、カオド・イスを電影でとして用いると共に、デア・サッシャトキャラグ・カオド・イスをカスー・デバー イスと して用いることにより、高出力やド・ザウスと低 飽和電圧とブ セセバ・ラッに対する 低速度性とを有する 改 を を しまった 電流 が 連成 から 一般 は ままり デア・サッシャディス を 一様 入して 整和 電圧を 低 下させることも 可能 である。 シッ ルメルシス を デア・サッシャディスの しきい 電圧 即ち マンボルス 皮 ドブ・チッシャディスの しきい 電圧 即ち マンボルス な ア・ブ・デーシャディスの しきい 電圧 即ち マンボルス な ア・ブ・デーシャディス かい よっと い で は 下 は 下 が ままり で ままり



【特許請求の範囲】

【請求項1】ソースとゲートとドレーンとを備えた第1 のエンハンスメントモードMOSトランジスタと、

ソースとゲートとドレーンとを備えた第2のエンハンス メントモードMOSトランジスタと、 ソースとゲートとドレーンとを備えた第3のデブリーシ

ョンモードMOSトランジスタと、 ソースとゲートとドレーンとを備えた第4のデプリーシ

ョンモードMOSトランジスタとからなり、

前記第1のトランジスタのソース及び前記第2のトラン ジスタのソースが共通電圧源に接続され、

前記第1のトランジスタのドレーンが前記第3のトラン ジスタのソースに接続されると共に前配第2のトランジ スタのドレーンが前記第4のトランジスタのソースに接 続され、

前配第1のトランジスタのゲートが前配第2のトランジ スタのゲートに接続されると共に前配第3のトランジス タのゲートが前記第4のトランジスタのゲートに接続さ れ、

前記第3のトランジスタが前記第1のトランジスタのドレーン及びゲート間で動作するように前距第3のトランジスタのドレーンに も接続され、前記第1のトランジスタのドレーンに も接続され、前記第1のトランジスタのドレーンと前院 第2のトランジスタのドレーンとを開業の理正に保持し て前記第2及び第4のトランジスタを適合出力電流を生 成するようにしたことを特徴とする、電流ミラー回路。 しいしきい電圧を有し、前記第3及び第4のトランジスがほぼ等 しいしきい電圧を有し、前記第3及び第4のトランジスタがほぼ等しいしきい電圧を有することを特徴とする、 諸政項12個の確定ミラー回路。

【請求項3】コレクタとベースとエミッタとを備えると 共に第1のしきい電圧を有する第1のパイポーラトラン ジスタと、

コレクタとベースとエミッタとを備えると共に第2のし きい電圧を有する第2のパイポーラトランジスタと、

コレクタとベースとエミッタとを備えると共に前配第1 のしきい電圧より小さいしきい電圧を有する第3のバイ ボーラトランジスタと、

コレクタとベースとエミッタとを備えると共に前記第2 のしきい電圧より小さいしきい電圧を有する第4のバイ ポーラトランジスタとからなり、

前記第1のトランジスタのエミッタ及び前記第2のトラ ンジスタのエミッタが共通接地に接続され、

前記第1のトランジスタのコレクタが前記第3のトラン ジスタのエミッタに接続されると共に前記第2のトラン ジスタのコレクタが前記第4のトランジスタのエミッタ に接続され、

前記第1のトランジスタのベースが前記第2のトランジ スタのベースと前記第3のトランジスタのベースと前記 第4のトランジスタのベースとに接続され、 前起第3のトランジスタが前記第1のトランジスタのコ レクタ及びペース間で動作するように前定第3のトラン ジスタのペースがその第3のトランジスタのコレクタに も接続され、前起第1のトランジスタのコレクタと前記 第2のトランジスタのコレクタとを同様の選圧に保持し で輸出第2及び著すのトランジスタを追る出方電源を生 成するようにしたことを特徴とする、電域ミラー回

【請求項4】前記第1及び第2のバイポーラトランジス タがシリコンからなり、前記第3及び第4のバイポーラ トランジスタがゲルマニウムからなることを特徴とす る、請求項3記載の電流ミラー回路。

【請求項5】 前記第1及び第2のバイポーラトランジス タのしきい電圧がほぼ等しく、前記第3及び第4のバイ ポーラトランジスタのしきい電圧がほぼ等しいことを特 懲とする、請求項3記載の電流ミラー回路。

【請求項6】前記第1及び第2のパイポーラトランジス タがシリコンからなり、前記第3及び第4のパイポーラトランジスタがシリコンからなり、前記第3及び第4のパイポーラトランジスタがゲルマニウムからなることを特徴とする、請求項5記載の電流ミラー回発。

【請求項7】ソースとゲートとドレーンとを備えた第1 のエンハンスメントモードMOSトランジスタと、 ソースとゲートとドレーンとを備えた第2のエンハンス メントモードMOSトランジスタと、

ソースとゲートとドレーンとを備えた第3のデブリーションモードMOSトランジスタと、

ソースとゲートとドレーンとを備えた第4のデプリーションモードMOSトランジスタとからなり、

前記第1のトランジスタのソース及び前記第2のトラン ジスタのソースが共通電圧源に接続され、 前記第1のトランジスタのドレーンが前配第3のトラン

前記共通電圧源と前記第1のトランジスタのゲートとの 間で動作するように前記第1のトランジスタのゲートと 耐記第2のトランジスタのゲートに接続されると共に前 記第2のトランジスタのゲートがその第2のトランジス タのドレーンにも接続され、

前記第3のトランジスタが前記第1のトランジスタのドレーンと前記第4のトランジスタのゲートとの間で動作するように前記第3のトランジスタのゲートが前記第4のトランジスタのゲートに接続されると共に前記第3のトランジスタのゲートに接続される第3のトランジスタのドレーンと前記第2のトランジスタのドレーンと前記第2のトランジスタのドレーンとを同様の電圧に保持して前記第2のトランジスタのドレーンとで開発の電圧にサランジスタをトランジスタのドレーンと

【請求項8】前記第1及び第2のトランジスタがほぼ等

しいしきい電圧を有し、前記第3及び第4のトランジス タがほぼ等しいしきい電圧を有することを特徴とする、 請求項7記載の電流ミラー回路。

【請求項9】コレクタとベースとエミッタとを備えると 共に第1のしきい電圧を有する第1のバイポーラトラン ジスタと、

コレクタとベースとエミッタとを備えると共に第2のし さい電圧を有する第2のバイポーラトランジスタと、 コレクタとベースとエミッタとを備えると共に前配第1 のしきい電圧より小さいしきい電圧を有する第3のパイ ボーラトランジスタと、

コレクタとベースとエミッタとを備えると共に前記第2 のしきい電圧より小さいしきい電圧を有する第4のバイ ポーラトランジスタとからなり、

前記第1のトランジスタのエミッタ及び前記第2のトラ ンジスタのエミッタが共通接地に接続され、

前記第1のトランジスタのコレクタが前記第3のトラン ジスタのエミッタに接続されると共に前記第2のトラン ジスタのコレクタが前記第4のトランジスタのエミッタ に接続され。

前記共通電圧源と前記第1のトランジスタのベースとの 間で動作するように前記第1のトランジスタのベースが 前記第2のトランジスタのベースに接続されると共に前 記第2のトランジスタのベースがその第2のトランジス タのコレクタにも接続され、

前記第3のトランジスタが前記第1のトランジスタのコレクタと前記第4のトランジスタのベースとの間で動作 するように前記第3のトランジスタのベースが前記第4 のトランジスタのベースに接続されると非に前記第3のトランジスタのベースに接続されると非に前記第3のトランジスタのコレクタにも接続され、前記第1のトランジスタのコレクとと前総第2のトランジスタのコレクタとを同様の電圧に保持して前記第2及び第4のトランジスタを過る出力電流と乗りに乗りました。

【請求項10】前記第1及び第2のパイポーラトランジ スタがシリコンからなり、前記第3及び第4のパイポー ラトランジスタがゲルマニウムからなることを特徴とす る、請求項9記載の電流ミラー囲路。

【請求項11】前記第1及び第2のパイポーラトランジ スタのしきい電圧がほぼ等しく、前記第3及び第4のパ イポーラトランジスタのしきい電圧がほぼ等しいことを 特徴とする、請求項9記載の電流ミラー回路。

【請求項12】前記第1及び第2のパイポーラトランジ スタがシリコンからなり、前記第3及び第4のパイポー ラトランジスタがゲルマニウムからなることを特徴とす る、請求項11記載の電流ミラー回路。

【請求項13】ソースとゲートとドレーンとを備えた第 1のエンハンスメントモードMOSトランジスタと、 ソースとゲートとドレーンとを備えた第2のエンハンス メントモードMOSトランジスタと、

ソースとゲートとドレーンとを備えた第3のデブリーションモードMOSトランジスタと、

ソースとゲートとドレーンとを備えた第4のデブリーションモードMOSトランジスタとからなり、

前記第1のトランジスタのソース及び前記第2のトラン ジスタのソースが共通電圧源に接続され、

前記第1のトランジスタのドレーンが前記第3のトラン ジスタのソースに接続されると共に前記第2のトランジ スタのドレーンが前記第4のトランジスタのソースに接 総され。

前記共通電圧版と前記第2のトランジスタのゲートとの 間で動作するように前記第1のトランジスタのゲートが 前記第2のトランジスタのゲートに接続されると共に前 記第1のトランジスタのゲートがその第1のトランジス タのドレーンにも接続され、

前記第3のトランジスタのドレーンと前記第4のトランジスタのドレーンと前記第4のトランジスタのゲートとの間で動作するように前記第3のトランジスタのゲートが前記第4のトランジスタのゲートがその第3のトランジスタのドレーンにも接続され、前記第1のトランジスタのドレーンと・前記第2のトランジスタのドレーンとを向膝の選圧に保持して前記第2及び第4のトランジスタを辿る出力電流を生成するようにしたことを特徴とする、電流ミラー回路。

【請求項14】前記第1及び第2のトランジスタのしき い電圧がほぼ等しく、前記第3及び第4のトランジスタ のしきい電圧がほぼ等しいことを特徴とする、請求項1 3記載の電流ミラー回路。

【請求項15】コレクタとベースとエミッタとを備える と共に第1のしきい電圧を有する第1のバイポーラトラ ンジスタと、

コレクタとベースとエミックとを備えると共に第2のし きい電圧を有する第2のバイポーラトランジスタと、 コレクタとベースとエミッタとを備えると共に前記第1 のしまい電圧より小さいしまい電圧を有する第3のバイ

コレクタとベースとエミッタとを備えると共に前記第2 のしきい電圧より小さいしきい電圧を有する第4のバイ ボーラトランジスタとからなり、

ポーラトランジスタと、

前記第1のトランジスタのエミッタ及び前記第2のトランジスタのエミッタが共通接地に接続され、

前記第1のトランジスタのコレクタが前記第3のトラン ジスタのエミッタに接続されると共に前記第2のトラン ジスタのコレクタが前記第4のトランジスタのエミッタ に接続され、

前記共通電圧源と前記第2のトランジスタのベースとの 間で動作するように前記第1のトランジスタのベースが 前記第2のトランジスタのベースに接続されると共に前 記第1のトランジスタのベースがその第1のトランジス タのコレクタにも接続され。

前記第3のトランジスタが前記第1のトランジスタのコレクタと前記第4のトランジスタのベースとの間で動作 するように前記第3のトランジスタのベースが前記第4 のトランジスタのベースに接続されると共に前記第3の トランジスタのベースに接続されると共に前記第3の トランジスタのベースが表別3のトランジスタのコレ タタにも接続され、前記第1のトランジスタのは と前記第2のトランジスタのコレクタとを同様の電圧に 保持して前記第2及び第4のトランジスタを適る出力電 流生成するようにしたことを特徴とする、電減ミラー 回路。

【請求項16】前記第1及び第2のパイポーラトランジ スタがシリコンからなり、前記第3及び第4のパイポー ラトランジスタがゲルマニウムからなることを特徴とす る、請求項15記載の電流ミラー同路。

【請求項17] 前窓第1及び第2のバイボーラトランジ スタのしきい電圧がほぼ等しく、前窓第3及び第4のパ イポーラトランジスタのしきい電圧がほぼ等しいことを 特徴とする、請求項151配板の電流ミラー回路。 【請求項18] 前窓第1及び第2のバイボーラトランジ スタがシリコンからなり、前窓第3及び第4のバイボーラトランジスタがジリコンからなり、前窓第3及び第4のバイボーラトランジスタがゲルマニウムからなることを特徴とす る、請求項17年版の電流ミラー回路。

【発明の詳細な説明】

[0009] ここで、

[0001]

【産業上の利用分野】本発明は電流源回路に関し、特に

$$I_{R} = \left(\frac{u_{o1}C_{oX1}}{2}\right) \left(\frac{W_{1}}{L_{1}}\right) (V_{GS1} - V_{TM1})^{2} \left(1 + \frac{V_{DS}}{V_{A}}\right)$$
 (1)

【0004】また、電流 I。は次式で表される。 【0005】

$$I_o = \left(\frac{u_{oZ}C_{ox2}}{2}\right) \left(\frac{W_2}{L_2}\right) (V_{GS2} - V_{TH2})^2 \left(1 + \frac{V_{DS}}{V_A}\right)$$

【0006】ここで、 V_A はチャネル変調によるものである(初期電圧)。

【0007】同じ集積回路上のトランジスタは同時に製造されるので、トランジスタ M_1 , M_2 は本質的に同一のプロセスパラメータ $V_{m'}$ u_{σ} c_{os} 等を有している。更

$$\frac{I_O}{I_R} = \frac{W_2/L_2}{W_1/L_1}$$

 $W_i = h \neg D \lor Z \lor M_i$ のテャンネル権 $W_i = h \neg D \lor Z \lor M_i$ のテャンネル帖 $L_i = h \neg D \lor Z \lor M_i$ のテャンネル長 $L_i = h \neg D \lor Z \lor M_i$ のチャンネル長 徒って、所図の電流比 $I_i = h \neg M_i$ のサップ・クキッスをの幾何学的形状を $L_i \to R H_i$ の以近さってトランジスタの幾何学的形状を

MOS電流ミラーに関するものである。

[0002]

【従来の技術及び発明が解決しようとする課題】電流ミ ラーは公知のものであり、従来の電流ミラーの設計は、 バイポーラ及びMOS回路技術の両方で行われてきた。 図1に従来の典型的なPチャネルMOS電流ミラーの一 例を示す。理想的には、雷流ミラー10の機能は、雷流 1 。が電流 I 。を映す(mirror) ように、トランジスタM。を 通るチャネル電流 L.を、トランジスタM.を通るチャネ ル電流 1。に一致させることである。この電流ミラー10 では、V_m≧V_mであるため、ダイオード接続MOS トランジスタM1は飽和状態となる。トランジスタM.の ゲートがトランジスタM,のゲートに接続され、トラン ジスタM.のソースがトランジスタM.のソースに接続さ れているので、トランジスタM., M.のゲート・ソース 間電圧は等しい(V_{sss}=V_{sss})。従って、トランジス タM,は、飽和状態においてそのトランジスタM,を通る チャネル電流 I。がトランジスタM,を通るチャネル電流 I。に等しくなるように動作する。これは、しきい値以 上 (V...≥V.) で動作するデバイス及びしきい値より も低い領域 (Voc Vv) で動作するデバイスの両方に ついても言えることである。 しきい値以上で動作するデ バイスの場合、トランジスタM,を通る電流 I 。は次式で 表される。

[0003]

【数1】

【数2】

に、図1に示す回路接続により $V_{cst} = V_{cst}$ となる場合には、電流 I_s と電流 I_s との電流一致比は、次式のように簡素化された項で表すことができる。

(2)

[0008]

【数3】

(3)

選択するという作業に単純化される。一般に、一級性に 関する問題を回避するために $\mathbf{L}_1 = \mathbf{L}_2$ であり、従って次 式の通りとなる。

[0010]

【数4】

$$\frac{I_O}{I_R} = \frac{W_2}{W_1} \tag{4}$$

【0011】しかしながら、チャネル長変調等のファク 夕は次式となる。

[0012]

【数5】

$$\left(1 + \frac{V_{D_g}}{V_A}\right) , \qquad (5)$$

【0013】トランジスタ M_1 , M_2 間のしきい電圧の不一致、及び、トランジスタの幾何学的形状の不完全な一致もまた、理想電流比 I_2 / I_4 からの偏差を大きくする

$$\left(1 + \frac{V_{DS}}{V_A}\right) I_0 = I_0'$$

【0016】「ウィルソン電流ミラー」として一般に知 られる従来のPチャネル電流ミラーを図2に示す。 負の フィードバックを用いて、ウィルソン電流ミラー20は、 図1の電流ミラー10に比べてより大きな出力抵抗を提供 する。図2において、トランジスタM, M,の各ソース は正の供給電圧V+に対して共に接続され、トランジス タM., M.の各ゲートは互いに接続される。従って、ト ランジスタM,, M,のソース・ゲート間電圧は等しい。 トランジスタM,のゲート及びドレーンが互いに接続さ れて、トランジスタM、が飽和状態へと強制される。従 って、トランジスタM,はトランジスタM。を流れる電流 を映し、即ち、I.がトランジスタM.を流れるようにし たのでトランジスタM。のチャネルを流れる電流I」がI "に等しくなる。トランジスタM,は、そのドレーンに印 加される電圧からトランジスタM。のドレーンを絶縁 し、これによりトランジスタM,のドレーン電圧の変動 が電流 I に影響を与えることを防止する。また、トラ ンジスタM」は、電流ミラー20に対して負のフィードバ ックを提供し、これにより高出力抵抗を提供する。 【0017】図3は、従来の改良されたウィルソン電流 ミラー30を示すものである。この電流ミラー30は、図2 の電流ミラー20と同様に動作し、トランジスタM_の追 加によりV...とV...とを一致させたものである。この

結果を招く。

[0014] 電流線の出力抵抗及が高くなればなるほと、それは一層完全になっていく。出力抵抗はチャネル 長比に例する、無整的には、R_一=であり、この場合、出力電流は出力電圧の変勢に対して一定のままとなるとになる。V_m (M₁) が必ずしもV_m (M₂) を等 しい必要はないという事まとり、1,が変助する雨能性 もある。従って、ドレーン電圧が変動する雨のドレーン 電流の変調は、次式で表される1。の変動を生じさせる。

【0015】 【数6】

【数 6 】

(6)

ウィルソン電流ミラー30は、図2のウィルソン電流ミラーと比較して改良を提供するものであり、ウィルソン電流ミラー20は、 $V_{ss} \neq V_{soc}$ となる可能性を有するものであり、これによって別の観差発生際が生じることにな

[0019]

【表1】

電流ミラー源の比較

dV = Vgs-Vt, = Vt (デプリーション) Vte = Vt (エンハンスメント),

図番	最小飽和 電圧	出力 インピーダンス	利点及び欠点に関するコメント
1	dV	低2	簡単な電流ミラー
2	Vte+2dV	高乙	ウィルソンミラー,一致性悪し
3	Vte+2dV	高で	改良されたウィルソンミラー, 一致性良好
4	2ďV	高乙	カスコード電流ミラー,基準側に 大きな電圧降下
5, 6	2dV	高乙	別のバイアス回路を要す,電流源 一致性良好
7	2dV	高2	プロセス及び温度に左右される
8	2ďV	高化	別のバイアス回路を要す,電流源 の一致性は温度に関して悪化する
11	Vtd+2dV	高亿	改良されたウィルソンミラー, デブリーション・エンハンスメン トデバイスで一致性良好
12	2dV	高 2	デプリーション・エンハンスメン トデバイスを備えたカスコード電 流ミラー, 基準側に低い電圧降下
13	2dV	高2	プロセス及び温度に対し低感度 (しかし、デプリーションデバイ スが必要)
16	2dV	高 Z (低温で)	漏れ電流の問題,2つの異なる技 術

 $\{0\,0\,2\,0\,\}$ 図 $1\,0$ 電流 $2\,0$ 一は、最も単純たものであり、単にd $4\,$ に等しい場かの $2\,$ いっ。を $1\,$ につっ。ここで、 $d\,$ ツ = (V_{cii} = V_{Ti}) であり、この $d\,$ がはしきい電圧 V_{ciii} を $0\,$ の図 $2\,$ ないし図 $4\,$ の電流 $2\,$ つーセイン 電影を $0\,$ であり、この $0\,$ とない $0\,$ にない $0\,$ にない

電流ミラーは、別の基件電流を必要とし、または、プロ セスの変動及び動作温度の変化による影響を過度に受け でしまう。能で、高出力インビーダンス及び低級和電 圧を掛胜し、プロセスの変動及び動作温度の変化による 影響を受けることのない、一層効率の良い電流類回路を 提供することが所望される。

[0022]

「課題を解決するための手段」エンハンスメントモード アチャネルトランジスタデハイスを電流ミラートランジ スタとして用いることにより、高出力インピーゲンス と、低い最小般和電圧と、プロセスパラメータに対する 低感度性とを有する改善された電流鉄が並成され、同時 低、デブリーションモードアチャネルトランジスタがカ スコードデバイスとして提供される。エンハンスメント モード電流基準トランジスタのゲート及びドレーンの間 にダイオード接続デプリーションモードトランジスタを 挿入することが可能であり、これにより、ダイオード接 続エンハンスメントモードトランジスタを用いた場合に 比べて実際の飽和電圧を更に下げることができる。エン ハンスメントモード及びデブリーションモードデバイス のしきい値、即ちエンハンスメントモードデバイスのし きい電圧V、が、温度またはプロセスに渡って、ダイオ ード接続デブリーションモードデバイスのしきい電圧V 、を追跡しない場合であっても、ダイオード接続デブリ ーションモードデバイスはエンハンスメントモードデバ イスのドレーンを同様の電圧に維持する。従って、この 電流ミラー回路は、高出力インピーダンス及び低い最小 飽和電圧を提供するだけでなく、プロセスの変動に低感 廖なものとなる。

[0023]

【実施例】本発明の教示に従って構成された電流ミラー の一実施例を図11に概略的に示す。図3で示した修正さ れたウィルソン電流ミラーとは異なり、本発明のこの実 施例によれば、トランジスタM., M。はエンハンスメン トデバイスのままであるが、トランジスタデバイスM,, M.はソフトデプリーションデバイスである。ここで、 「ソフトデブリーション」デバイスは、0 Vまたは微か な正のしきい電圧 (例えば約0.3V) といったオーダの しきい電圧を有するPチャネルデバイスである。従っ て、図11の実施例について、その最小飽和電圧V..... は、 $V_{saims} = V_{td} + dV_{dep} + dV_{coh}$ となる。しかし ながら、V は0に等しいかまたは微かに正の電圧であ るため、V......は、約2dVの範囲内となり、これに より、従来の高出力抵抗の電流ミラーに比べて、高い出 力抵抗と大幅に低下された V......とを有する新規の電 流ミラーが提供される。更に、比較的容易な回路である ので、コンパクトとなるだけでなく、プロセスの変動ま たは動作温度の変化に影響されることがほぼ無くなる。 【0024】本発明の数示に従って構成された電流ミラ 一の別の実施例を図12に概略的に示す。図4に示したカ スコード電流ミラーとは異なり、本発明のこの実施例に よれば、トランジスタM., M.はエンハンスメントデバ イスのままであるが、トランジスタデバイスM。M.は ソフトデプリーションデバイスである。図12の実施例に ついて、その最小飽和電圧V.....は、図11の実施例に 関して上述した最小飽和電圧と同じである。図12の実施 例は、従来の高出力抵抗の電流ミラーに比べて、高い出 力抵抗と大幅に低下されたV....とを有する新規の電 流ミラーを提供する。この電流ミラーは、コンパクト で、プロセスの変動または動作温度の変化に影響される ことがほぼ無い。

【0025】本発明の原理に従って構成された改良された電流ミラーの代替的な実施例を図13に示す。エンハン

スメント/デブリーション・モード・カスコード電流ミ ラー100は、エンハンスメントモードPチャネルトラン ジスタM., M.を「電流ミラー」として用い、デプリー ションモードPチャネルトランジスタM, M を「カス コード」トランジスタとして用いている。デブリーショ ンモードPチャネルトランジスタM。のゲート及びドレ ーンが互いに接続されているので、トランジスタM 。は、電流基準トランジスタM.のゲート及びドレーン間 に接続されたダイオード接続デブリーショントランジス タとして働く。トランジスタM_のV_+dVはOに近接 している。ダイオード接続デプリーショントランジスタ M,及びデプリーションカスコードトランジスタM,によ り、トランジスタM., M.の各ドレーンが同一電圧に保 たれる。図13のミラーは、d V,+d V,に至るまで充分 に活動状態となり(即ち高効率カスコード電流ミラーと して動作し)、従って、トランジスタM., M.は非常に 低いV.....とを有する。エンハンスメントモードトラ ンジスタM,, M,のしきい電圧V,,が、温度及びプロセ スの変動に渡って、デプリーションモードトランジスタ M., M.のV.,を追跡することができない場合であって も、トランジスタM., M.は飽和状態に保持される。更 に、トランジスタM₁~M₄のゲートを全て互いに接続す ることにより、回路のレイアウトが大幅に単純化されて 一層コンパクトになり、ソース・ドレーン領域に接点を 作成する必要も最小限となる。

【0026】更に、トランジスタM,, M,の製造時に大きなサネル幅、サキネル長比V/1と使情化、更に、電流ミラー100の般和電圧を低下させることが、本発明の範囲やして変固されている。また、エンハンメメントモードドチャネルトランジスタを「電波ミラー」トランジスタM,, M,として使用すると共に、アデリーンコンモードバチャネルトランジスタを「カスコード」トランジスタM,, M,として使用することも、本発明の範囲内として意図されている。

高出力インピーダンスを、図4の電流ミラーの等の従来 の典型的な電流ミラーの高インピーダンス及び一層高い V_{sum}と比較して示すグラフである。エンハンスメン トモードデバイスとデブリーションモードデバイスとの 耐方を電流ミー010で用いることにより、高出力イン ピーダンスと低いV_{sum}と回路デバイスの製造時にお けるプロセス変動に対する低感皮性とを有すると共に、 レイアウトの構造の容易化及び回路レイアウトの高密度 化を造成する、改良された電流ミラー回路が提供され る。

【0028】図16は、バイボーラトランジスタを用いて 製造された本発明の電震ミラーの一実施例を概略的に示 す四路図である。これは、図15に示す従来の電圧基準に 改良を加えたものである。ゲルマニウムトランジスタM 、M、は、図3のMOSの実施例におけるデブリーショ ントランジスタ $M_{_{3}}$, $M_{_{4}}$ と等価な機能を行う。同様に、

シリコントランジスタM,, M,tk、図13のMOSの実施 例におけるエンハンスメントトランジスタM,, M,と等 しい目的を果たす。従って、図16の実施例は、高出カイ ンビーダンス及び低いV, stam という利点を有するパイ ポーラ電流ミラーを提供する。

【0029】図1ないし図10に示した従来の電流ミラーと、図11ないし図13及び図16に示した本発明の新規の電流ミラーの実施例との様々な特性を表1に示す。

[0030] 本発明について充分説明してきたが、当業 者であれば特許請求の範囲の欄に記載した本発明の思想 及びその範囲から逸脱すること無く様々な変更及び修正 を加えることが可能であることは明白である。

[0031]

【発明の効果】 本発明は上述のように構成したので、高 出力インピーゲンス及び低極和電圧を有し、プロセスの 変動及び動作温度の変化による影響を受けることのな い、効率の良い電流源回路を提供することが可能とな る。

【図面の簡単な説明】

【図1】従来の基本的な電流ミラー回路の一例を示す回 路図である。

【図2】MOS技術での従来のウィルソン電流ミラー回路の一例を示す回路図である。

【図3】従来の改良されたウィルソン電流ミラー回路の 一例を示す回路図である。

【図4】従来のカスコード電流ミラー回路の一例を示す 回路図である。

【図5】従来の他の電流ミラー回路の一例を示す回路図 である。 【図6】従来の他の電流ミラー回路の一例を示す回路図 である。

【図7】従来の他の電流ミラー回路の一例を示す回路図である。

【図8】従来の他の電流ミラー回路の一例を示す回路図 である。

【図9】従来の他の電流ミラー回路の一例を示す回路図 である。

【図10】従来の他の電流ミラー回路の一例を示す回路 図である。

【図11】 本発明の原理に従って構成されたエンハンス メント/デプリーション・モード・カスコード電流ミラ 一回路の一実施例を示す回路図である。

【図12】 本発明の原理に従って構成されたエンハンス メント/デプリーション・モード・カスコード電流ミラ 一回路の別の実施例を示す回路図である。

【図13】本発明の原理に従って構成されたエンハンス メント/デプリーション・モード・カスコード電流ミラ 一回路の別の実施例を示す回路図である。


【図14】本発明の原理に従って構成された電流ミラー 回路の出力電流と出力電圧との比較を表すグラフであ


【図15】従来のバイポーラ電圧基準を概略的に示す回 路図である。

【図16】本発明に従って構成されたバイポーラ電流ミ ラー回路の一実施例を概略的に示す回路図である。 【符号の説明】

 $egin{array}{lll} \mathbf{M_1}, \mathbf{M_2} & \mathbf{x} \searrow \mathbf{N} \searrow \mathbf{x} \searrow \mathbf{x} + \mathbf{x} - \mathbf{x} + \mathbf{y} \searrow \mathbf{x} \geqslant \mathbf{x} \\ \mathbf{M_2}, \mathbf{M_4} & \mathbf{x} \mathbf{y} = \mathbf{y} = \mathbf{y} + \mathbf{y} + \mathbf{y} + \mathbf{y} \geqslant \mathbf{y} \geqslant \mathbf{y} \end{aligned}$

[図3]







[図15]

従来技術

従来技術

(ウィルソン)

従来技術

(改良されたウィルソン)

